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摘要 






本论文针对 JPEG2000 的嵌入式块编码器(EBCOT T1)作研究，它在 JPEG2000 中运算
时间 长，属于 JPEG2000 的关键和核心部分。它包含了两个子模块：位平面系数位建模







































JPEG2000 system is the newest international standard for still image compression.The 
stardard not only offers better compression and superior low bit-rate performance but also 
provides a wide range of features and functionalities compared to conventional JPEG. such as 
progressive transmission by resolution and quality,region-of-interest coding,lossless and lossy 
compression of different types of image with differerent characteristics, post-compression rate 
allocation,good error resilience.JPEG2000 has broad application fields.However,JPEG2000 
needs more complicated computation and more memory requirement which is not efficient 
executing on general embedded processor.It must be implement by ASIC design to promote the 
real time computation.  
In this thesis,we focus on the research and FPGA implementation of EBCOT Tier-1 of 
JPEG2000.The EBCOT Tier1 is of high complexity which occupy most of the computation time 
and hence the critical component of JPEG2000 encoder.There are two main parts in it:the 
bit-plane context modeling and self-adaptive MQ arithmetic coder.  
In the flow of the bit-plane context modeling coder,every bit-plane is encoded by three 
sequential passes which would totally need 12K bits external dual-port memory to store state 
variables. For reducing clock cycles,the pass-parallel architecute based on vertical causal mode is 
proposed in some reference.It can merge the three coding passes into a single pass and save 4K 
bits memory.In this thesis,we further propose a different pass-parallel architecture with memory 
requiement dramatically reducing to 68 internal registers.This architecture can also extend to 
bit-plane parallel module.We also discuss the effective architecture design of momory blocks to 
save DWT coefficients. 
In the self-adaptive MQ arithmetic coder,pipeline architecture is proposed by some reference 
which can processe one context label in one cycle.In this thesis,we further study the principle of 
pipeline structure and generalize some useful formation which can guide us with less area 
comsumption and higer speed.Error datas will be generated and propagated to next pipeline unit 
when context labels are not continuously inputted.We also resolve this problem with supporting 
FLUSH algorithm in our pipeline architecture. 
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第1章 绪论 
本章为序论部分，共分为 7 个小节。第 1 个小节中回顾了静态图像压缩标准的历史发 
展状况；第 2 个小节介绍了新一代 JPEG2000 标准的主要特点及关键技术；第 3 个小节引
用文献的资料论述了 JPEG2000 的性能及其算法复杂度分析，引出其核心算法——嵌入式






标准化组织 ISO 就提出了第一代国际静止图像压缩标准 JPEG(ISO/IEC10918-1，之后也被









JPEG(也包含了以 DPCM 为基础的可逆压缩，但是效果较差 )和高效无损压缩
JPEG-LS(ITU-T T.87)[22]以及专门针对黑白二值图像压缩的技术 JBIG(ITU-T T.82)，这些压
缩技术都不能互相兼容。 
为了更高的图像压缩率，更好的视觉显示效果，以及可以用单一的码流提供多种性能，
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压缩领域的新的技术发展水平，应用前景广阔。 
1.2 JPEG2000 的主要特点及关键技术 
JPEG2000 与传统 JPEG 的 大不同在于它放弃了 JPEG 所采用的以 DCT 变换为主的分
块编码方式，而采用以小波变换为主的多分辨率编码方式。相对于 JPEG，JPEG2000 具有
许多崭新的优良特征，概述如下[21][22][23]： 
1. 良好的低比特率压缩特性，这是 JPEG2000 技术的热点之一。JPEG2000 覆盖了从 
高比特率到低比特率压缩的所有优良性能。在有损压缩时，平均压缩效率较 JPEG 提高约
20%-30%；另外 JPEG 在低比特率编码时，会产生 DCT 所固有的方块效应，而 JPEG2000









3. 渐进传输，这是 JPEG2000 的一个极其重要的特征。它先传输图像的轮廓，然后逐 
步传输数据，不断提高图像质量，让图像由朦胧到清晰显示。JPEG2000 具有多种渐进传
输方式，能够分级解码，满足不同的应用需求。 
4. 兼容连续色调图像和二值图像，无损和有损压缩图像的处理。JPEG2000 突破了以 
往图像压缩标准只对某一类型的图像具有较好性能的局限，可以同时应用于不同的处理场
合。以前，彩色静态画面有损压缩采用 JPEG，二值图像采用 JBIG， 高效率无损压缩采用
JPEG－LS，多种方式同时存在，而 JPEG2000 则将上述方式统一起来，成为对应各种图像
的通用编码方式。在处理连续色调图像时，JPEG2000 还可以处理每个分量上限值为 38 的
高精度图像。 
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控制；固定总码率是指对大图像压缩时，码流的总比特为一固定值。其具体实现有两种不
同方法：通过调整量化步长及压缩后率失真优化算法截短(PCRD-OPT)。 









JPEG2000 目前可分为 12 个大部分[17][23]，其中比较重要的是前面六个部分。PART1
是核心编码部分，规定 JPEG2000 系统 低限度级别的实现框架。PART2 规定了核心系统




图 1-1 所示是 PART1 中规定的编码器的主要算法流程。输入图像首先经过 DC 直流偏移
和分量变换，以提高重建图像时的峰值信噪比；之后再经过小波变换和量化器，送往系数编
码器的层 1 部分(EBCOT  T1)进行系数位平面分层扫描；对系数位建模得到的二进制判决代
码和上下文信息，再用 EBCOT  T1 的自适应 MQ 编码器进行高效率的算术编码压缩； 后
对压缩后得到的码流用系数编码器的层 2 部分(EBCOT  T2)实现码率控制， 后将码流组织
成代表码流质量层的分组，加入必要的头信息，形成 JPEG2000 格式的压缩文件。 
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